Периферийные устройства и интерфейсы ЭВМ

MEMW: Команда записи в память. Данный сигнал указывает памяти на необходимость прочитать данные, выставленные на шину данных. Он может вырабатываться как процессором, так и устройством ПДП. Активный уровень сигнала - низкий (от процессора ).DRQ0-DRQ3 DRQ5-DRQ7: Запрос ПДП 0-7. Данные сигналы являются асинхронными запросами канала периферийными устройствами для выполнения операций ПДП. Они имеют различный приоритет. DRQ7 - низший, а DRQ0 - высший. Запрос генерируется переводом соответствующего сигнала в активное (высокое) состояние. Сигнал должен удерживаться в высоком состоянии до тех пор, пока не станет активной соответствующая линия DACK (в процессор).DACK0 - DACK7: Подтверждение ПДП 0-7. Эти сигналы используются для ответа на соответствующие запросы ПДП (0-7). Они имеют низкий активный уровень (от процессора).AEN: Разрешение адреса. Данный сигнал используется для отключения процессора и других устройств от канала для проведения цикла ПДП. Когда этот сигнал активен (высокий), контроллер ПДП получает шину адреса, шину данных, а также линии чтения и записи (от процессора).T/C: Счетчик завершения. На этой линии появляется импульс, когда достигнуто состояние счетчика завершения какого-либо устройства ПДП (от процессора).REFRESH: Запрос на регенерацию динамической памяти (от процессора).LA17-LA23:Незащелкиваемые адресные линии А17-А23 (двунаправленные).SBHE: Показывает, что старший байт данных находится на старшей шине данных SD8-SD15 (двунаправленные).0WS: Сигнал показывает процессору, что текущий цикл шины может быть выполнен без дополнительных тактов ожидания (в процессор).MASTER: Сигнал перехвата управления внешним устройством системной магистрали (в процессор).MEM CS16: Сигнал, подтверждающий то, что процессор может работать с этой памятью 16-разрядными словами без побайтовой распаковки (в процессор).IO CS16: Аналогично, только с устройствами ввода/вывода (в процессор).Помимо описанных сигналов, в канале ввода/вывода имеется ряд линий питания для устройств, подключенных к каналу.3.2 Временные диаграммыЧтение из порта вводаВременная диаграмма операции чтения из порта (inport) занимает четыре такта опорной частоты и один такт ожидания (см. рисунок ниже). Само чтение данных происходит в начале четвертого периода. При необходимости удлинения времени чтения подают сигнал I/O CH RDY готовности канала, который увеличивает такт ожидания. Максимальное время ожидания определяется необходимостью регенерации памяти.Запись в порт выводаВременная диаграмма операции записи в порт (outport) занимает то же время, что и чтения из порта (см. рисунок ниже). Данные на шине находятся в течение всей длительности синхросигнала IOW. В порт можно записывать и соответственно считывать как байт так и слово (два байта). Второй байт может появиться на старших разрядах шины данных или после первого - на младших разрядах. В первом случае внешнее устройство должно сформировать сигнал IO CS16, а процессор записать в (считать из) четный адрес порта. Если сигнал IO CS16 отсутствует, то запись первого и второго байта происходит в последовательные адреса портов, причем увеличение адреса порта на шине адреса происходит автоматически. При обращении к нечетным адресам считывается и записывается младший байт.3.3 Структурная схема модуля на базе шины ISAПодробная структурная схема модуля приведена на рисунке. Показаны не только составляющие модуль элементы, но и перечислены микросхемы для их реализации.В модуле можно выделить следующие элементы:•буфер системной шины,•схему декодирования адреса порта,•параллельный ввод-вывод КР580 ВВ55 (Intel 8255),•микросхема АЦП.Рис. Схема устройства сопряжения3.4 Буферизация содержимого системной шиныНеобходимость буферизации определяется следующими причинами:•Защита канала от больших напряжений, замыканий на землю;•Защита от большой нагрузки при подключении к каналу большого числа потребителей (более 5), которые увеличивают емкостную нагрузку, вследствие чего изменяют временные параметры.В качестве буфера можно использовать шинные приемо-передатчики, подключенные к соответствующим линиям канала.В модуле используются следующие микросхемы:•однонаправленные приемо-передатчики - 74LS245 (КР580 ВА 86),•двунаправленные приемо-передатчики - 74LS244 (КР580 ИР 82). Последние применены для буферизации шины данных и включаются по сигналу AEN, а направление передачи определяет сигнал IOW.3.5 Схема декодирования адреса портаЭлемент декодирования адреса порта предназначен для определения порта модулем. Номер порта в модуле задан аппаратно, и при совпадении в процессе декодирования этого номера с пришедшим (по шине адреса) модуль откликается на команду ввода-вывода (происходят те или иные действия).На рисунке ниже (схема подключения АЦП к шине) представлена двухкаскадная схема декодирования адреса. Она включает цифровой компаратор (555 СП1) и дешифратор (555 ИД7). На входе А компаратора жестко задан код 0101, а код адреса дешифратора определяется номером используемого выхода. Разряд А9 включает дешифратор. Младшие разряды А0, А1 задают номер канала параллельного интерфейса. Рис. Схема декодирования адресаАдрес порта можно определить в соответствии с приведенной ниже схемой (схема интерфейса параллельного ввода-вывода).Схема предназначена для подключения нескольких источников (приемников) данных к шине, а также для организации двунаправленного и стробируемого ввода-вывода (см. таблица ниже). Микросхема параллельного интерфейса поддерживает несколько режимов работы по каждому выходу (А, В, С), выбор режима проводится подачей управляющего слова. Ниже приведен формат управляющего слова ().Последнийрисунок показывает необходимый код для записи управляющего слова, чтобы порт А работал на вывод, а порты В,С - на ввод.В результате при работе со схемой необходимо первоначально запрограммировать конфигурацию внутренних портов, а затем считывать из АЦП или выводить в ЦАП информацию. Команды чтения и вывода аналогового сигнала будут иметь вид:Port [$2A3]:=$8B;A:=Port[$2A1];Port [$2A0]:=A;ЗаключениеВыполнение практической работы по разработке устройства связи с внешними объектами позволяет применить полученные знания внутренней архитектуры ввода-вывода компьютера, элементной базы микроэлектронной аппаратуры и основ программирования функций ввода-вывода. Данный проект реализует структуру устройства согласования цифро-аналогового преобразователя с интерфейсом промышленного ПК, разрабатываемого для определенных целей управления технологическими процессами. Этого требует современный уровень производства.Список использованной литературыПавлов В. А. Интерфейсы периферийных устройств : учеб.пособие для вузов / В. А. Павлов. — Саров, 2010. — 374 с.:ил.Меркулов А.В.Микропроцессорная система управления на базеинтерфейсов персонального компьютера: Учебное пособие. - Хабаровск: Издательство ДВГУПС, 2004. – 78 с.: ил.AD5313B 10-разрядные, двухканальные ЦАП с полным размахом выходного напряжения //Электронный ресурс//http://catalog.gaw.ru/index.php?page=component_detail&id=30572Якубовский, С.В. Цифровые и аналоговые интегральные микросхемы. Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др. – М.: Радио и связь, 1089. – 496 с.Гук, М. Интерфейсы ПК. Справочник / М. Гук – СПб: Питер Ком, 1999. – 416 с.Шило, В.Л. Популярные цифровые микросхемы. Справочник, 2-е изд., испр. / В.П. Шило - Челябинск, 1989. - 352 с. Пей, Ан. Сопряжение ПК с внешними устройствами / Ан. Пей; Пер. с англ. – М.: ДМК Пресс, 2001. – 320 с.