Формирование исполнительного адреса при базовой регистровой адресации. Базовый адрес - 8 разрядов, число разрядов смещения - 4 разряда. Для построения схемы использовать из серии К-155. Подсчитать быстродействие и энергопотребление схемы

Он более экономичен, так как потребует всего одного корпуса типа 561ЛА7. Попробуйте построить таблицу истинности для второго варианта, и вы убедитесь, что он работает «как заказывали» (есть и много других способов). Отметьте, что в первом варианте специальных элементов-инверторов мы не используем, а с целью экономии корпусов микросхем образуем их из элементов «И-НЕ» или «ИЛИ-НЕ» путем объединения входов — обычно так и поступают.В любой логической серии есть, разумеется, и специальные микросхемы «Исключающее ИЛИ» (561ЛП2). Элемент «Исключающее ИЛИ», помимо способности выдавать сумму одноразрядных чисел, обладает многими интересными свойствами, к которым мы обратимся далее, а пока вернемся к сумматору.Рис. 19. Схема одноразрядного полусумматораНа самом деле мы уже создали однобитный сумматор. Его схема показана на рис. 19 вверху. В нижней части рис. 19 мы пометили все устройство одним квадратом. Тем не менее, почему это написано "полумесяц"? Такой.однобитный сумматор называется полусуммером, потому что он не «знает как» для одной важной вещи, а именно: он выдает разгрузку переноса, но не может учитывать перенос из предыдущего разряда. Следовательно, для добавления многозначных чисел к реальному, вам нужно поместить два таких полумесяца в каждую категорию и объединить их выходные данные переноса через «ИЛИ» (рис. 20).Рис. 20. Схема каскада многоразрядного сумматораТаким образом, мы получили одноразрядный полный сумматор. Комбинируя такие сумматоры, легко создать устройство для добавления чисел любого ранга. Если вы попытаетесь нарисовать схему сумматора, скажем, для восьми цифр полностью, используя принципиальные схемы логических элементов, как показано на рис. 19, вы будете в ужасе - сколько транзисторов вам нужно для создания такого устройства? Очень много - в восьмибитном сумматоре CMOS они получают 480 штук (а современные микросхемы, как оказалось, содержат больше транзисторов). И это не учитывает тот факт, что в систему должны быть включены как минимум еще два регистра для хранения начальных чисел и результата (ради экономии результат помещается в регистр одного из терминов, тем самым уничтожение термина), а также другие логические схемы (для сдвига, для инвертирования битов при манипулировании отрицательными числами ). То есть общее количество транзисторов составляет около тысячи.Теперь понятно, почему высокоинтегрированные микросхемы содержат миллионы транзисторов и почему проблема рассеивания тепла стоит так остро! Один КМОП затвор из четырех транзисторов, согласно рис. 10, с частотой мегагерц излучает только половину милливатта тепла, но что произойдет, если такие элементы должны быть установлены в количестве миллиона штук? И в то же время как максимально увеличить рабочую частоту?Сумматоры, построенные по описанной схеме, производятся естественным образом в интегрированной версии (в «классической» CMOS это микросхема 561IM1 сумматора с четырьмя битами, также есть схема более универсального АЛУ-561ИП3). В связи с многоразрядным сумматором возникает только один вопрос: что делать с входом передачи самого первого, наименее значимого разряда? Если мы просто добавим двоичные числа бита, соответствующие возможностям нашего сумматора (например, восьмиразрядного, то есть длиной в один байт), то вход передачи младшего разряда будет соединен с логическим нулем. Соответственно, выходной сигнал старшего разряда остается «зависшим в воздухе». Легко понять, что в этом случае, если мы сложим числа, которые составляют больше, чем значение диапазона, старшая цифра суммы будет «потеряна». Это явление, со всеми его доказательствами, стоит того, чтобы проанализировать его более подробно.Предположим, мы имеем такой байтовый сумматор и под числами имеем в виду обычные беззнаковые положительные числа, диапазон которых составит 0—255. Если мы сложим 128 (1000 0000) и 128 (1000 0000), то получим число 256 (1 0000 0000), которое имеет единицу в 9-м, отсутствующем у нас разряде (заодно отметим этот результат как хорошую иллюстрацию к положению, гласящему, что умножение на 2 есть просто сдвиг всех разрядов влево). Таким образом, в разрядах сумматора мы получаем просто О, что, конечно, есть результат некорректный, для корректного сложения, к примеру, восьмибитовых чисел нам надо иметь 9 разрядов результата.А как наращивать разряды, если, например, в микроконтроллере все регистры восьмиразрядные? Да очень просто — надо взять два таких регистра и соединитьвыход переноса одного со входом переноса другого. Тогда мы получим двубайтовое число (или «слово», как его чаще называют). В микропроцессорах, в том числе и в микроконтроллерах, мы, конечно, физически такое объединение сделать не можем — схема уже сделана заранее, но в них зато есть специальный бит переноса (сапу bit), в который автоматически помещается перенос в результате операций сложения, умножения и, кстати, вычитания и деления тоже.Таблица 9.1. Таблица истинности одноразрядного двоичного сумматораВходной перенос из младшего по (отношению к текущему) разряда Текущий разряд первого слагаемого Текущий разряд второго слагаемого Текущий разряд суммы Выходной перенос из текущего разряда суммы 0000000110010100110110010101011100111111Еще одна схема одноразрядного сумматора и его УГО представлены на рисунок 21.Рис 21. Одноразрядный сумматор: а - функциональная схема; б - УГОРис. 22. Четырехразрядный сумматор: а - функциональная схема; б - УГО.4 Структурная схема формирователя исполнительного адреса при базовой регистровой адресацииВ случае базовой регистровой адресации (БРА) регистр, называемый базовым, содержит полноразрядный адрес, а поле Ак — смещение относительно этого адреса. Ссылка на базовый регистр может быть явной или неявной. В некоторых ВМ имеется специальный базовый регистр и его использование является неявным, то есть поле R в команде отсутствует (рис. 24).Рисунок 24. Базовая регистровая адресация с базовым регистром.Базовую регистровую адресацию обычно используется для доступа к элементам массива, положение которого в памяти может измениться в процессе вычисления. Начальный адрес массива вводится в базовый регистр, а адрес элемента массива указывается в поле команды AK как смещение относительно начального адреса массива. Преимущество этого метода адресации состоит в том, что смещение короче, чем полный адрес, и это уменьшает длину поля адреса команды. Короткое смещение расширяется до полной длины исполнительного адреса путем добавления битов слева, соответствующих значению знакового бита смещения.Разрядность смещения RCM и, соответственно, затраты оборудования определяются из условиягде Noпi- количество операндов i-й программыЗатраты времени на выдачу одного адреса составляютtБР - время на считывание базового регистра, tсм - время записи команды Aк, tзу - время записи запоминающего устройства на выходе регистра. Согласно структурной схеме данное устройство можно реализовать двумя способами: 1 - припомощи одного разрядного сумматора,2 - при помощи четырехразрядного сумматора.Для использования одноразрядного сумматора необходимы последовательные регистры сдвига как для считывания кода с базового регистра так и записи на выходе сумматора. Кроме того нужна схема по переводу параллельного кода в базовом регистре в последовательный код для регистра сдвига. Кроме того необходима схема слежения по переносу для четвертого разряда в сумматоре. Перенос не должен осуществляться так как смещение задано только для четырех разрядов. Поэтому наиболее простая схема устройства получается при использовании четырех разрядного сумматора с параллельным считыванием и записью кода. Кроме того уменьшается время для формирования одного адреса на время считывания с регистра сдвига, т.е . почти в 8 раз. Поскольку в основном весь объем логических элементов будет задействован в четырех разрядном сумматоре с моделируем его и определим основные характеристики. 4.1 Выбор элементов и энергопотреблениеПоскольку WBотсутствуют отечественные компоненты то найдем их аналоги для микросхем серии K155.Микросхема К155ЛИ1. Четыре логических элемента 2И. Зарубежные аналоги SN7408N, SN7408J.Микросхема К155ЛА3. Четыре логических элемента 2И-НЕЗарубежные аналоги SN7400N, SN7400JМикросхема К155ЛА4. Три логических элемента 3И-НЕЗарубежные аналоги SN7410N, SN7410JМикросхема К155ЛЕ1 Четыре логических элемента 2ИЛИ-НЕ.Зарубежные аналоги SN7402N, SN7402JМикросхема К155ЛЕ5 Четыре логических элемента 2ИЛИ-НЕ.Зарубежные аналоги SN7428N, SN7428JМикросхема К155ЛЛ1. Четыре логических элемента 2ИЛИ.Зарубежные аналоги SN7432N, SN7432JМикросхема К155ЛЕ4. Три элемента 3ИЛИ-НЕ.Зарубежные аналоги SN7427NЧетырехразрядный (двоичный) сумматор КМ155ИМ3.Зарубежные аналоги SN7483N, SN7483J Микросхема К155ЛН1. Шесть логических элемента НЕ Зарубежные аналоги SN7404N, SN7404J Микросхема КМ155ЛИ4. 3 элемента 3И Зарубежные аналоги SN7411, N7411JМикросхема КМ155ЛИ3. 3 элемента 3ИЛИ Зарубежные аналоги 4075в WBони естьСоставим сумматор на рисунке 21.Для этого выберем соответствующие микросхемыЗададим питание 5 В. Установиммультиметр для измерения тока. Видно, что ток потребления равен 18 мкА.Проверим ток потребления когда входы всех микросхем нагружены на 0 и логическую 1.Как видно ток при закоротке входов на землю не меняетсяНе меняется ток и при наличии 1 на входе (4 В).Не меняется ток при нагрузке на выходах микросхем.А это значит, что в программе WBне учитывается взаимосвязь тока потребления микросхемы и выходного тока микросхем. Значит энергопотребление необходимо оценивать вручную из данных микросхем по входным и выходным токам.Для микросхемы 4075Входной ток, мкАUп=+15В+0,1Ток потребления (макс) всостоянии покоя, мкАUп=+20В0,5Выходной ток, мАUп=+5В0,53Общий ток на один логический элементI = 3*0.1+ 0.5 = 0.8 мАНа три логических элемента I = 2.4мА.Для микросхемы 7411 задан общий ток потребления I = 6 мА.Для микросхемы 7408 задан общий ток потребления I = 15мА.Для микросхемы 7404 задан общий ток потребления I = 12мА.Ток потребления одного сумматораI = 32.4 мА.Ток потребления четырех сумматоров Iсумм = 129.6мА.Кроме того 1 разряд базового регистра состоит из триггера записи на 4 элементах 2И-НЕ. Для смещения также нужен 4 разрядный регистр записи и на выходе сумматора также нужен четырех разрядный регистр записи для сохранения результата суммы. Поэтому общее число элементов 2И-НЕK = 4*8 + 4*4 + 4*4 = 64Поскольку один корпус 7400 содержит четыре логических элемента, то их общее число должно быть N = 64/4 = 18 микросхем.Ток потребления каждой микросхемы I = 8 мА.Поэтому запоминающие регистры будут потреьлятьIрег = 18*8 = 144 мА.Общий ток устройстваIустр = Iсумм + Iрег = 144 + 129.6 = 273.6 мА.Мощность, потребляемая устройством без учета сопротивления нагрузкиP = U*I = 5*0.273.6 = 1.368 Вт.4.2 БыстродействиеВремя быстродействия логических элементов для регистров записи микросхем 7400 t = 10 нс.Поскольку их две то время срабатывания триггера будет в два раза больше.Поэтому время записи параллельных регистров на входе и выходеTрег = 2 *2*t = 40 нс.Наибольшее время для срабатывания требуется для сумматора, поскольку они соединены последовательно и каждый содержит несколько последовательно соединенных логических элементов. В начале определим время для работы одного сумматора.Время задержки логических элементов НЕ на 7404t = 10 нс.Время задержки логических элементов 2И на 7408 t = 18нс.Время задержки логических элементов 3И на 7411t = 12нс.Выбираем большее из параллельно включенных элементов Иt = 18нс.Время задержки логических элементов 3ИЛИна 4075 t<250нс.Это значение близко к отечественному.Общее время задержки сумматораT = 250 + 10 +18 = 278 нс. Для четырехразрядного сумматораTcум = 4*278 = 1.11 мкс.Общее время задержки устройстваTоб.з. = Tcум +Tрег = 1.11 + 0.04 = 1.15 мкс.Для четкой работы устройства и значение ширины управляющих импульсов должно превосходить время задержки устройства, так как сигналы на входе и выходе должны быть синхронизированы. Поэтому тактового ширина импульса должна быть примерно в раз больше времени задержки устройстваTтак = 10 *Tоб.з. = 12 мкс.Это соответствует частоте тактового сигналаF = 2/ Tтак = 167 кГц.C моделируем триггер в EBЗададим тактовую частоту 10 МГцПолучаемВидно, что форма импульса не меняется. Следовательно в программе WBдля логических схем задана только временная задержка по выходу. Устанавливаем нагрузку 1 Ом и видим, что форма импульса не меняется. На выходе логических схем установлены идеальные источники напряжения. Следовательно, предварительный расчет временных задержек по справочным данным микросхем программа WBникак поправить не может.