Основы вычислительной техники
Заказать уникальную курсовую работу- 28 28 страниц
- 0 + 0 источников
- Добавлена 26.02.2023
- Содержание
- Часть работы
- Список литературы
- Вопросы/Ответы
1.1. Цели и задачи 7
1.2. Основные термины и определения 7
2.1. Постановка задачи и исходные данные 12
2.2. Синтез сумматора 13
2.3. Создание проектного логического файла на основе предварительно разработанной схемы 14
2.4. Моделирование работы устройства 15
3.1. Исследование сложения чисел без знака на многоразрядном комбинационном двоичном сумматоре 16
3.2. Моделирование работы многоразрядного комбинационного сумматора 17
3.3. Сравнение чисел без знака на многоразрядном комбинационном двоичном сумматоре 18
3.4. Умножение числа без знака на константу 20
4.1. Сложение чисел со знаком в дополнительном коде 22
4.2. Сравнение чисел со знаком в дополнительном коде 24
4.3. Сложение чисел в дополнительном коде при использовании библиотечного модуля LPM_ADD_SUB, настроенного на сложение чисел со знаком 26
5. Исследование сложения чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре 28
5.1. Сложение чисел со знаком в обратном коде 28
Задание на проектирование№п/пРазрядностьa[]Значение константы19620Создание проекта2010=24+22= 000101002Входной сигнал 6-ти разрядный. Следовательно, потребуется 10-ти разрядный сумматор.Создадим новый проект с именемmult_const.Моделирование и проверка результатов4. Исследование сложения чисел в формате с фиксированной запятой в дополнительном коде на двоичном сумматореСложение чисел в формате с фиксированной запятой в дополнительном коде реализуется на том же двоичном сумматоре, на котором осуществляется сложение чисел без знака. В самом двоичном сумматоре не требуется каких-либо структурных изменений. Иначе только реализуется сигнал переполнения разрядной сетки.При сложении чисел одинакового знака, представленных в форме с фиксированной запятой, может возникнуть переполнение разрядной сетки.Признак переполнения разрядной сетки при сложении чисел в дополнительном и обратном коде - получение знака результата, противоположного знакам операндов или возникновения переполнения разрядной сетки для немодифицированного кода.4.1. Сложение чисел со знаком в дополнительном кодеДля исследования используется модифицированный проект adder_mod, созданный ранее в разделе 3.1.Дополним схему сумматора схемой формирования сигнала переполнения с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.Создание проектаМоделирование и проверка результатовСравнительная таблица тестирования№п/пТестВходные воздействияa[7..0]B[7..0]cinS[7..0]overСоот-ветствует ожидаемомудвоичноеДесятич-ноедвоичноеДесятич-ноеДвоичноеДесятич-ное1Суммирование без переполнения010100108200010011230011010011050Да211001010-5411011010-38010100100-920Да300001111150100001167101010011830Да410010111-1050100011171111011111-330Да5Суммирование с переполнением01100010950101001183010110010-781Да610000111-12110010011-109000011010261Да710000010-12611010010-46101010101851Да801010011830100011171110011011-1011Да4.2. Сравнение чисел со знаком в дополнительном кодеОбоснованиеДля организации сравнения представленных в дополнительном коде чисел со знаком a[] и b[] следует рассмотреть возможные соотношения этих чисел.Знаки a[] и b[] различны. В этом случае, если знак b[] отрицательный, то a[] ≥ b[];Знаки a[] и b[] одинаковы, то следует сравнивать модули чисел, а для этого потребуется сумматор. Следует рассмотреть 2 варианта:1. a[] ≥ 0 и b[] ≥ 0, числа положительные. Выполняется операция вычитания s[] = a[] - b[] и анализируется знак s[]. Приведем обоснование для правильных дробей:s[] = 0 + |a| +1 +1 -|b| = 10 + (|a| - |b|), если |a| ≥ |b|, т.е. a[] ≥ b[], в разряде знака s[] - 0.s[] = 0 + |a| +1 +1 -|b| = 1 + 1 - (|b| - |a|), если |a| < |b||, т.е. a[] < b[], в разряде знака s[] - 1.2. a[] < 0 и b[] < 0, числа отрицательные. Выполняется операция вычитания s[] = a[] - b[] и анализируется знак s[]:s[] = 1 + 1 - |a| + 0 + |b| = 10 + (|b| - |a|), если |b| ≥ |a|, т.е. a[] ≥ b[], в разряде знака s[] - 0.s[] = 1 + 1 - |a| + 0 + |b| = 1 + 1 - (|a| - |b|), если |a| ≥ |b|, т.е. a[] < b[], в разряде знака s[] - 1.Логическое выражение для выхода компаратора определяется как:ageb = (a n-1 ˄ b n-1) & b n-1) | ~(a n-1 ˄ b n-1) & ~s n-1), где:an-1 , bn-1 и sn-1 - старшие разряды (знаковые) сравниваемых чисел и суммы;˄, &, |, ~ - побитовые операторы языка Verilog (соответственно XOR, AND, OR, NOT). Схема арифметического компаратора на неравенство для чисел в дополнительных кодах приведена на рисунке.Моделирование и проверка результатовСравнительная таблица тестирования№п/пТестa[7..0]B[7..0]agebСоот-ветствует ожидаемомудвоичноеДесятич-ноедвоичноеДесятич-ное1Суммирование без переполнения010100108200010011231Да211001010-5411011010-380Да3000011111501000011670Да410010111-10501000111710Да5Суммирование с переполнением011000109501010011831Да610000111-12110010011-1090Да710000010-12611010010-460Да8010100118301000111711Да4.3. Сложение чисел в дополнительном коде при использовании библиотечного модуля LPM_ADD_SUB, настроенного на сложение чисел со знакомСоздадим и исследуем модель устройства, реализующего в среде Quartus схему восьмиразрядного комбинационного двоичного сумматора чисел со знаком с использованием библиотечного модуля LPM_ADD_SUB. Схема представлена на рисунке.Моделирование и проверка результатовСравнительная таблица тестирования№п/пТестВходные воздействияa[7..0]B[7..0]cinS[7..0]overСоот-ветствует ожидаемомудвоичноеДесятич-ноедвоичноеДесятич-ноеДвоичноеДесятич-ное1Суммирование без переполнения010100108200010011230011010011050Да211001010-5411011010-38010100100-920Да300001111150100001167101010011830Да410010111-1050100011171111011111-330Да5Суммирование с переполнением01100010950101001183010110010-781Да610000111-12110010011-109000011010261Да710000010-12611010010-46101010101851Да801010011830100011171110011011-1011ДаРезультаты совпадают с разделом 4.1.5. Исследование сложения чисел в формате с фиксированной запятой в обратном коде на двоичном сумматоре5.1. Сложение чисел со знаком в обратном кодеСумматор в обратных кодах, как и сумматор в дополнительных кодах, оперирует знаковыми числами. Однако для организации такого сумматора в схему двоичного сумматора необходимо ввести структурные изменения - "циклический перенос", соединив выход cout сумматора со входом cin, как показано на рисунке. Наличие этой обратной связи не позволяет в общем случае суммировать на таком сумматоре числа без знака и числа в дополнительном коде.
Вопрос-ответ:
Какие цели и задачи стоят перед вычислительной техникой?
Цели вычислительной техники включают разработку и создание компьютерных систем, а также разработку алгоритмов и программного обеспечения для выполнения различных задач. Основные задачи вычислительной техники включают обработку информации, хранение данных, передачу информации и управление вычислительными процессами.
Какие основные термины и определения используются в вычислительной технике?
Основные термины включают понятия такие, как бит, байт, оперативная память, процессор, алгоритм, программное обеспечение и т.д. Бит - это базовая единица информации, которая может принимать значения 0 или 1. Байт - это группа из 8 бит, являющаяся минимальной адресуемой единицей памяти в компьютере. Оперативная память - это устройство, используемое для временного хранения данных и инструкций. Процессор - это устройство, выполняющее арифметические, логические и управляющие операции. Алгоритм - это последовательность инструкций, предназначенная для выполнения определенной задачи. Программное обеспечение - это совокупность программных модулей, которые обеспечивают выполнение определенных функций.
Каковы этапы создания сумматора в вычислительной технике?
Этапы создания сумматора включают постановку задачи и определение исходных данных, синтез сумматора, создание проектного логического файла на основе предварительно разработанной схемы, моделирование работы устройства.
Какие задачи решает многоразрядный комбинационный двоичный сумматор?
Многоразрядный комбинационный двоичный сумматор решает задачу сложения чисел без знака. Он принимает на вход два n-разрядных бинарных числа и выдает сумму этих чисел. Многоразрядный комбинационный двоичный сумматор осуществляет сложение разрядов по правилам бинарного сложения, учитывая возможность переполнения.
Что такое проектный логический файл в вычислительной технике?
Проектный логический файл представляет собой файл, в котором содержится описание логической схемы устройства. Он включает в себя информацию о сигналах, соединениях, логических элементах и их функциональных свойствах. Проектный логический файл является основным инструментом для создания цифровых схем и моделирования их работы.
Какие цели и задачи могут стоять перед вычислительной техникой?
Вычислительная техника имеет целью выполнение вычислений, обработку данных и решение задач с использованием компьютеров и других вычислительных устройств. Основные задачи вычислительной техники включают разработку и оптимизацию алгоритмов, проектирование и создание аппаратных и программных компонентов вычислительных систем, а также исследование и улучшение их производительности, надежности и эффективности.
Что можно понимать под терминами и определениями в вычислительной технике?
В вычислительной технике термины и определения используются для описания основных понятий и элементов, связанных с вычислительными процессами и устройствами. Например, термины могут описывать различные типы операций (например, сложение или умножение), типы данных (например, целочисленные или вещественные числа), а также структуры и функции компьютерных систем (например, центральный процессор или оперативная память).
Какие данные и исходные условия могут использоваться при постановке задачи в вычислительной технике?
В постановке задачи в вычислительной технике можно использовать различные данные и исходные условия. Это могут быть числовые значения, логические условия, текстовые данные и т. д. Исходные условия могут определяться требованиями к входным данным, ограничениями на значения параметров и т. д. Важно учитывать эти данные и условия при разработке алгоритма и создании соответствующих вычислительных устройств.